## DIALOG(R)File 352:DERWENT WPI

(c) 2000 Derwent Info Ltd. All rts. reserv.

007746865 \*\*Image available\*\*

WPI Acc No: 89-011977/198902

Silicon film solid phase epitaxial growth - on insulation film to form silicon on insulator, with specified amorphous silicon film deposition speed NoAbstract Dwg 2/3

Patent Assignee: SANYO ELECTRIC CO (SAOL )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Main IPC Week

JP **63288010** A 19881125 JP 87123311 A 19870520 198902 B

Priority Applications (No Type Date): JP 87123311 A 19870520

Patent Details:

Patent Kind Lan Pg Filing Notes Application Patent

JP 63288010 A

Title Terms: SILICON; FILM; SOLID; PHASE; EPITAXIAL; GROWTH; INSULATE; FILM

; FORM; SILICON; INSULATE; SPECIFIED; AMORPHOUS; SILICON; FILM;

DEPOSIT;

SPEED; NOABSTRACT

Derwent Class: L03; M13; U11

International Patent Class (Additional): H01L-021/20

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

02671110 \*\*Image available\*\*

SOLID PHASE EPITAXIAL GROWTH METHOD

PUB. NO.:

**63-288010** [JP 63288010 A]

**PUBLISHED:** 

November 25, 1988 (19881125)

INVENTOR(s): YONEDA KIYOSHI

NAKANO ISAO

NAKANISHI SHIRO

APPLICANT(s): SANYO ELECTRIC CO LTD [000188] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

62-123311 [JP 87123311]

FILED:

May 20, 1987 (19870520)

**INTL CLASS:** 

[4] H01L-021/20; H01L-021/324

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R096 (ELECTRONIC MATERIALS -- Glass Conductors)

JOURNAL:

Section: E, Section No. 731, Vol. 13, No. 117, Pg. 75, March

22, 1989 (19890322)

## **ABSTRACT**

PURPOSE: To reduce the impurities to be implanted into an amorphous silicon film, and to make a lateral direction solid phase growth distance longer by a method wherein the deposition speed of the amorphous silicon film is set in the range of 150 angstroms /min-210 angstroms /min.

CONSTITUTION: An aperture part 12', to be used to expose the single crystal surface as a seed crystal, is formed by selectively etching an SiO(sub 2) film 12. Ar plasma is generated by applying high frequency waves on a coil 9 from a high frequency wave power source 10, and the surface of a substrate is sputtering-cleaned using Ar plasma. The application of DC bias voltage is stopped, and an amorphous silicon film 13 is deposited by feeding SiH(sub 4) gas from a gas introducing tube 2. The exhaust speed of the gas in a reaction tube 1 coming from an exhaust tube 3 is regulated, and the deposition speed of the amorphous silicon film 13 is brought in the range of 150 angstroms /min-210 angstroms / min. An annealing treatment is conducted in an N(sub 2) atmosphere, and the amorphous silicon film 13 becomes of a single crystal 13' using the surface of a single crystal silicon substrate 11 peeping out from the aperture part 12' as a seed crystal.

⑪特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 昭63 - 288010

@Int\_Cl\_4 H 01 L 21/20 識別記号

庁内整理番号

❸公開 昭和63年(1988)11月25日

21/324

7739-5F

審査請求 未請求 発明の数 1 (全3頁)

- 匈発明の名称

顖

人

仍出

固相エピタキシヤル成長方法

三洋電機株式会社

②特 願 昭62-123311

漕

男

22出 昭62(1987)5月20日 顋

 $\mathbf{H}$ 四発 明 者 米 ⑫発 明 者 野 勇 中

大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内 大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

史 朗 ②発 明

大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

大阪府守口市京阪本通2丁目18番地

理 弁理士 西野 卓嗣 砂代 人

外1名

1. 発明の名称 固相エピタキシヤル成長方法

## 2. 存許請求の範囲

1)単結晶シリコン基板上に選択的に絶縁膜を 形成し、前記単結晶シリコン基板及び絶縁膜上に アモルフアスシリコン膜を堆積し、窓アモルフア スシリコン膜をアニール処理し単結晶化させる固 柏エピタキシヤル成長方法において、

**崩記アモルフアスショコン膜の堆積速度を150** A/min 以上210A/minとすることを特徴とす る固相エピタキシヤル成長方法。

#### 3. 発明の詳細な説明

## イ)産業上の利用分野

本発明は、SOI構造を形成するための絶縁 膜上へのショコン膜の固相エピタキシャル成長方 法に関するものである。

## ロ)従来の技術

絶疑膝あるいは絶縁基板上に単結蟲シリコン 膜を形成したものをSOI(Sillicon on Insulator) 構造と称し、半導体集積回路に おいて高巣積化や高速化が図れるものとして知ら れている。

SOI構造を形成するためのシリコン膜の成長 等のプロセスは、オートドーピングや再拡散等の 発生による悪必要を避けるべく、できるだけ低温 で行われることが望ましい。そこで本件出額人は 特願船61-108064号において、イオン化 - した不活性ガスを用いて基板袋面をスパツタリン グし、スパッタリングした表面にショコン膜を成 提させることで洗浄や成長のプロセスの低温化を 実現している。

また、固柏エピタキシヤル成長法はアモルフア スショコンを堆積し、そのアモルフアスショコン を再結晶化させるもので、比較的低温度で成長プ ロセスが行われるものである。上述の特願的 61 -108064号においても固相エピタキシャル 成長が適用されそいるが、結晶方位の基準となる 推絡品から順に単級品化していく際の横方向(基準) 仮面と平行な方向 ) の単結晶化する距離が 0.5mm 程度と短く、それ以上は多結晶となっていた。

#### ハ)発明が解決しようとする問題点

上述の如く、従来の方法では種語晶からの単 翻晶化する横方向の距離が短かった。このためS OI構造の基台としては小面積のものしか得られ なかった。本発明は斯様な点に鑑みて為されたも ので、より大面積のSOI構造の進台が形成しう る両相エピタキシャル成長方法を提供するもので ある。

#### 、 二)問題点を解決するための手段

本発明は、単結晶化させるアモルフアスシリコン膜の堆積速度を150Å/min以上210Å/min以下とする固相エピタキシヤル成長方法である。

#### よ)作 用

アモルフアスシリコン膜の堆積速度を上述の 如くすることで、堆積減中への不純物の混入が低 減され、横方向の単結晶化する距離が長くなる。

#### へ) 実施 例

第1図 A 乃至 D は本発明方法に係る工程説明 図で、第2図は本発明に係る C V D 技量の概略構 成図を示す。

赤外線ランプ(5)により基板(1)を550でに加熱界温し、安定したらその温度を保持したまま、ガス

導入管(2)からArガスをAr分圧100mTorrで
120cc/min の流量で供給する。コイル(9)へ高

腐皮退源(1)から約50 Wの出力で高周皮を印加し

てArプラズマを発生させ、サセプタ(4)に直流バイアス電圧(例えば300V)を印加して、Arプラズマによる基板表面のスパッタリング洗浄を
行う(第1図B)。Arスパッタの時間は40分 程である。

スペックリング洗浄が終了した時点でサセプタ (4)への直流ペイアス電圧の印加を停止し、ガス導入管(2)から 50 c c/minの Sili4 ガスを供給してアモルフアスシリコン級(3)の堆積を行う(第1図 C)。この時の温度は 5 5 0 でで、 5 分間は A r アラズマ中で、 その後は高間波の印加を止めて減圧 C V D 伝によりアモルフアスシリコンを堆積させる。更にこの時、排気管(3)からの反応管(1)内のガスの排気速度を調節してアモルフアスシリコン 級(3)の堆積速度が 150Å/min から 210Å/min

第2図にかいて、(1)は石英等から成る反応管、を示し、一選にガス導入管(2)、他端に排気管(3)が設けられている。(4)はカーボンにSICをコーティングしたサセアタで って、反応管(1)外の赤外銀ランプ(5)により加熱されるようになっている。また、このサセアタ(4)の温度は熱電対(7)により計構されるとともに、直流電源(8)から電圧印加されるようになっている。(9)は反応管(1)のサセアタ(4)位置より上流機にこの反応管(1)周囲を巻回するように致けられたコイル、四はこのコイル(9)に結ばれた高周波電源を示し、13.56MHzの高周波を発生する。

まず、(100)面を主面とする単結晶シリコン基板(1)を熱酸化して膜厚750Å程度のSiO2膜(2)を形成し、このSiO2膜(2)を選択的にエッチングして種結晶としての単結晶面を導出させるための開孔部(2)を形成する(第1図A)。

次にこの基板(I)を第2図に示すCVD装置のサセプタ(4)上に設置し、排気管(3)から反応管(1)内を 真空排気(例えば10<sup>-7</sup>Torr台)する。そして

### の範囲内にする。

第3図にアモルフアスシリコン膜の堆積速度と、 横方同面相成長距離を示す(但し、この距離の側 定はライトエッチングによるものである)。第3 図から明らかな如く、堆積速度が180Å/min のとき横方向固相成長距離は塩大を示し5 pm と なる。堆積速度が180Å/min よりも小さい( 排気速度が大きい)と、反応管内のSi原子の破少によりアモルフアスシリコンの塩積確率が低下 し不純物の混入確率が高まり、また堆積速度が 180Å/minよりも大きい(排気速度が小ざい)と、反応管内の不純物硬度の増大、特に01中 H20が残留しているとSiH4 ガスと反応して SiOzが生じるため、結果として地積膜中への不純物の温入が増加する。この不純物(残留するOzやHzOまたは反応によるあるいは反応管からのSiOz、その他C等)はアモルフアスショコン中に存在して、単結晶化を阻み、多結晶としてしまう。

即ち、横方向固相成長距離を長くするには堆積させるアモルフアスシリコン終中への不純物混入を妨げは良く、これは堆積速度の制御で為される。SOI 解造の基台として必要な回根を得るための 横方向固相成長距離を3月四とすれば、第3図から堆積速度は150Å/min以上210Å/min以下となる。

#### ト) 発明の効果

以上の説明から明らかな如く、アモルフアスシリコン族の推改速度を150Å/min以上210Å/min以下とすることで、アモルフアスシリコン族中への不純物の進入を低減させ、横方向固相成長距離を長くすることができる。

従ってより大きな面積のSOI構造をもつ基台

が提供される。また本実施例によれば、終始低温 で処理がされるのでオートドーピング等の発生が 抑えられる。


## 4. 図面の簡単な説明


第1図A乃至Dは本発明に係る工程説明図、第 2図は本発明に係るCVD装យの概略構成図、第 3図は堆積速度と横方向固相成長距離との関係を 示す図である。


QD…単組品シリコン基板、Q2… S i O z 減( 絶 疎映)、Q2…開孔部、Q3…アモルフアスシリコン 腹


> 出願人 三洋 電機 株式 会社 代理人 弁理士 西 野 卓 嗣 (外1名)

# 第1図










第2図



第3図

